AIBR プレミアム
拓海先生、今日はよろしくお願いします。若手の現場から『新しいCMOSの論文を読め』と言われまして、正直何が変わったのか見当がつかないのです。これって要するに何が違うのでしょうか。
素晴らしい着眼点ですね！まず結論を先に言うと、今回の研究は画素（ピクセル）内部に高度な回路を入れても、光を受け取る感度をほぼ失わない構造を実現した点が最大の変更点ですよ。
画素内部に回路を入れても感度が落ちないとは、現場のセンサー選定に直結しますね。実装や費用の面でメリットはあるのですか。
大丈夫、一緒に整理しましょう。要点は三つありますよ。第一に、従来はPMOSのためのN-wellが光を捕まえてしまい画素感度が落ちた点、第二に今回の四重ウェル技術（INMAPS）はそのN-wellを深いP-ウェルで遮断している点、第三に結果としてピクセル内に複雑なCMOS回路を入れてもほぼ100%のfill factor（画素充填率）が維持できる点です。
これって要するに、従来は回路を入れるほど受光部が減って画質が落ちたけど、今回の技術では回路を入れても画質を損なわず機能を増やせるということですか。
まさにその通りです！専門用語を一つだけ丁寧に言うと、Complementary Metal-Oxide-Semiconductor (CMOS) 補完金属酸化膜半導体 のピクセル内にNMOSとPMOSの両方を入れても、深いP-wellが不要な電荷の吸収を防ぐのです。現場視点では、センサーに高度な前処理や比較器を組み込めるため、外部回路や配線が減りシステム全体の簡素化が期待できますよ。
コスト的に見て、既存ラインに組み込めるのか、専用のファウンドリが必要になるのかが気になります。投資対効果の観点での導入判断ができないと動けません。
重要な視点ですね。要点を三つで整理しますよ。第一に、今回のINMAPSプロセスは標準の0.18ミクロンCMOSプロセスに近い工程を使うため専用SOI（Silicon-On-Insulator、シリコン・オン・絶縁体）ほど特別な設備を要求しないこと、第二に画素機能を増やせば外付け回路や配線を減らせて製品のコストと信頼性が改善できること、第三にしかしながら新プロセスには設計や検証の投資が必要であり、量産性と歩留まりの評価が先行する点です。
なるほど。つまり試作と評価を少し回してから本格導入か否かを判断すれば良さそうですね。現場の工数削減と製品差別化に効くなら考えたい。
その通りです。まずは評価用の小ロット試作で感度と歩留まりを確認し、次に現場の制御負荷や配線削減効果を見積もることで投資対効果が明確になりますよ。私が一緒に評価項目を整理できますから、大丈夫、一緒にやれば必ずできますよ。
わかりました。これって要するに、『深いP-ウェルで邪魔な穴を塞いで、画素の受光面を守りつつ回路を増やせるから、製品差別化と配線の簡略化が図れる』ということですね。要点は自分の言葉でこうまとめてよろしいですか。
素晴らしい着眼点ですね！その理解で間違いありませんよ。実務的には小ロット評価で感度（fill factor）と歩留まりを確認し、制御機能をどこまで内蔵するかを段階的に決めるのが現実的です。大丈夫、計画を一緒に作れますよ。
